Practica

Realizar estos ejercicios con entradas configurables.

1. Generador de Paridad de palabras de N bits.
   
2. Conversores:
   
   1. Binario – Decimal de N-bits.
      
   2. Decimal - Siete Segmentos de N-Digitos
      
   3. Unario-Binario / Binario-Unario de N-bits con entradas intercambiables (inout)
      
3. Contadores de N-bits o N-digitos..
   
   1. Binario
      
   2. Gray
      
   3. Decimal - (4 bit por numero)
      
4. Fltro FIR de N-Bits y M-Taps
   
5. Memorias de N-Bits, M-Palabras
   
   1. RAM  con 2 Puertos de W/R
      
   2. FIFO-Cola circular
      
   3. Pila
      
6. Arreglo de memoria, bidimensional de NxM con palabras de B Bits que pueda shiftear toda la memoria a la izquierda, derecha, arriba o abajo y tenga 3 buses de salida: una fila completa (N datos de B bits), una Columna (M datos de B bits )completa y un dato individual (B bits).
   
7. Hacer un flip flop simulable, donde se tengan en cuenta los tiempos.
   Setup = 8ns, Hold, = 1ns,  Tphl= 5ns, Tplh= 4ns
   
8. Maquinas de estado
   
   1. Serial Pasword Check
      
   2. Reloj Digital
      
   3. Opcional: Juego de la Vida.
      

Laboratorios

LAB1:
 Realizar la simulación de los 11 componentes de la tabla 1.

LAB2:
 Para este laboratorio, colocar un contador en cascada con un conversor Unario, un Conversor binario y un conversor decimal. La entrada será un clock y una señal Contar, la salida serán 3 digitos decimales. Sintetizarlo utilizando el dc y optimizarlo en tiempo y area. Analizar las diferentes opciones del compilador.

LAB3:
 Para el Filtro FIR  del ejercicio 4, analizar para diferente cantidad de bits y de taps cuanto tiempo tarda en hacer la síntesis. Con el encounter cambiando la cantidad de pistas de ruteo (para diferentes Bits y Taps) analizar cuanto tiempo tarda en hacer el P&R y cuanta área ocupa.
Obs: Si es posible configurar para 1 o varios cores y tabularlo.